NMOS 게이트 회로

MOS 게이트 회로

1. 전계효과 트랜지스터(field-effect transistor: FET) 이용

• JFET:선형회로(아날로그 회로)에 주로 사용
• MOSFET: 디지털 게이트 회로 구현에 사용

 

2. MOSFET(Metal-Oxide Semiconductor FET)

• 고밀도 집적 가능(TTL의 20~30%) -> LSI및 VLSI에서 주로 사용
• 세 단자로 구성: 드레인(drain: D), 소스(source: S), 게이트(gate: G)
• NMOS: n-채널 트랜지스터
• PMOS: p-채널 트랜지스터

 

3. NMOS,PMOS 트랜지스터 및 게이트 회로

• 게이트에 +전압 → 전도 채널 생성 → 전자(majority carrier) 가 이동 (+전압 → ON)

• 게이트에 -전압 → 전도 채널 생성 → 정공(hole)이 이동 (-전압 → ON)
  

  

 

게이트 회로

 

4. NOT 게이트의 NMOS 구현

 

5. NAND 게이트의 NMOS 구현

• 두 개의 NMOS 트랜지스터를 직렬로 접속하여 구성
• 출력단에 스위칭 회로 접속하면 AND 게이트가 된다
  • 스위칭 회로: 입력상태에 따라 전류의 흐름을 켜거나 끄는 방식으로 논리 동작을 구현하는 전자 회로
    

    

6. NOR 게이트의 NMOS 구현

• 두 개의 NMOS 트랜지스터를 병렬로 접속하여 구성

출력단에 스위칭 회로 접속하면 OR 게이트

 

7. NMOS 저항을 이용한 게이트 구현

• NMOS 저항: NMOS의 드레인과 게이트를 접속했을 때 소스 드레인 간에 존재하는 저항 성분
• 게이트 회로에서 부하 저항($ R_{0} $ )으로 사용 -> 제조 면적 감소